RISC-V MCU中文社区

【分享】 IDE进行FPGA验证问题

发表于 开源蜂鸟E203 2021-06-08 16:17:34
0
390
0

我们之前用IDE把软件程序转化的verilog文件加入,然后通过vivado进行仿真都没问题,但是将v文件烧成比特流进入板子,在用IDE  run软件程序他就报错了,显示是trap in exception,大家遇到过这个问题吗。

喜欢0
用户评论
关于作者
好好学习队

好好学习队 通过人工认证

CICC2962

问答
粉丝
2
关注
3
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板