NICE接口传输的数据位宽问题

上图是NICE 接口的内存通道,图中内存通道的读写数据位宽都是32bit，根据赛题要求，需要在协处理器中设计加速核心，挂靠NICE接口

我的预期：我所设计的加速核心需要更大的数据带宽（比如512bit的数据同时输入），以达到更好的效果，但是当前的NICE接口的读写数据位宽都是32bit，

我的问题：
1. 是否可以在协处理器上添加另外的数据通道，比如AIcore的专用通路？
2. 是否可以更改NICE的数据位宽
3. 添加DMA模块进行搬运数据，我的理解是从DDR中直接搬运至运算模块（加速单元），而加速单元又位于协处理器中，要通过NICE接口，就有点费解

问题有点多，可能也是理解不到位，见谅！！