求助：E203v2综合时序约束出现大量no_clock warning
在vivado中导入E203V2相关源文件并建立工程以后（工程的建立参照这篇帖子https://www.rvmcu.com/community-topic-id-1501.html）
，工程建立以后仿真可以运行，但是综合的时候出现很多no_clock 的警告，提示很多寄存器没有时钟输入，这该怎么解决呢？
开发板为DDR200T，电脑系统为Windows 11 专业版，开发环境为vivado 2018.2
y
yuzdoge1170 天前 ·
1 楼
vivado synthesis阶段还没有插入缓冲门之类的东西，所以你看到了保持时间不满足，implement就不会有这个问题了。那个no_clock warning不用管。
💡 请 登录 后参与讨论（微信扫码即登录/注册）
帖子信息
版块开源蜂鸟E203
回复1
浏览6118
发布2023-07-24 11:38