首页
新闻资讯
快速入门
专栏
论坛讨论
培训视频
Nuclei Studio
大学计划
搜索
认证开发者
创建组织
发布软件包
登录
懂得分享的人,往往能收获更多
致力于RISC-V技术的推广,提供交流学习的开放平台
一键登陆
RISC-V IP
淘宝店铺
公众号
硅农亚历山大
一键登陆
首页
新闻资讯
快速入门
专栏
论坛讨论
培训视频
Nuclei Studio
大学计划
首页
论坛讨论
例如
例如
例如相关的小组
例如相关的帖子
请问,测试用例.verilog文件是怎么生成的呢?
处理器
运行
仿真
结果
例如
打印
在仿真时需要添加.verilog文件,但我们编译产生的是.elf或者.hex文件,想知道这个.verilog文件是怎么生成的?在common.mk文件中,有C_OBJS : $(C_SRCS:.c.o...
来自:
开源蜂鸟E203
版块(
栖梧
发表于:1483 天前)
4133
9
0
热门标签
HbirdV2-SoC
Hbird-SDK
nuclei-sdk
gcc
NucleiStudio
CPU
科技
IP
RISC-V
内核
GD32VF103-MCU
MCU200T
调试器
开源
芯片
开发
发布
CM32M433R-START
RV-STAR
openocd
解决方案
系列
安全
DDR200T
支持
系统
提供
指令
功耗
N100
更多...
RV-STAR 开发板