false

false相关的小组

false相关的帖子

前面都运行正常，但是按Debug时，出现错误

defaultVML false behavior url 等线 0cm

来自：GD32VF103 MCU版块（薛定谔的猫发表于：1133 天前）

1703

1

0
【分享】芯来科技的文档中MCU200T JTAG资源介绍描述有误

quot false 0cm minor-latin 5.4pt Calibri

芯来科技的文档中MCU200T JTAG资源介绍描述有误我们是bug你不讲武德队，编号CICC1978。在文档Nuclei_FPGA_DebugKit_Intro_20201220.pdf（版本号...

来自：全国大学生集成电路创新创业大赛版块（hello_icer发表于：1057 天前）

2454

6

0
【分享】复杂的软件算法硬件IP核的实现方法

quot false 等线 0cm minor-latin 5.4pt

一.队伍介绍队伍编号：CICC1915 本篇文章主要介绍复杂的软件算法硬件IP核的实现二.具体方法与步骤通过 C 语言实现软件算法，并验证了算法的有效性以后，就可以进行算法的 HDL 转化工作了。通...

来自：全国大学生集成电路创新创业大赛版块（卡比巴拉的海发表于：1055 天前）

2056

1

3
【分享】 HbirdV2-SoC微秒级延时实现

false 等线 0cm timer TIM TIM0

1 队伍介绍参赛队名：0 ERROR 队伍编号：CICC1957 本篇主要介绍如何利用蜂鸟HbirdV2-SoC自带外设PWM进行毫秒级的延时和计时。 2 TIM0配置...

来自：全国大学生集成电路创新创业大赛版块（陈洪玮发表于：1053 天前）

2127

1

0
【分享】 SM4算法实现分享（一）算法原理

算法 quot false 0cm 加密变换

队伍编号： CICC1238 ，队伍名称：青稞ASIC小队。 SM4分组加密算法采用的是非线性迭代结构，以字为单位进行加密、解密运算，每次迭代称为一轮变换，每轮变换包括S盒变换、非线性变换、线性变换、...

来自：全国大学生集成电路创新创业大赛版块（y233d233发表于：1052 天前）

2795

0

2
【分享】 SM4算法原理及分享1

算法 quot false 0cm 5.4pt 密钥

队伍编号： CICC3191 ，队伍名称：第N队。 SM4算法是一种分组密码算法。其分组长度为128bit，密钥长度也为128bit。加密算法与密钥扩展算法均采用32轮非线性迭代结构，以字（32位...

来自：全国大学生集成电路创新创业大赛版块（逆风飞翔发表于：1052 天前）

1863

0

0
【分享】分享移植E203中遇到的时序问题

quot false 0cm 违例时序时钟

本队伍号为CICC3152在移植E203到自己的Genesys2开发板时候遇到时序问题的常见原因1.在vivado中，连接的管脚的信号一般都会自动添加OBUF或IBUF。但是对于inout类型的接口...

来自：开源蜂鸟E203版块（悟空发表于：1052 天前）

2245

0

0
【分享】将e203 例化AXI总线接口

AXI quot false 0cm GPIO 地址

本队伍号为CICC3152将系统外设总线内部axi接口引出给gpio，注意vivado中gpio地址分配应保证移植 Debug: 通过Xil_Out32函数给gpio的地址写1或者0，注意这里地址是g...

来自：开源蜂鸟E203版块（悟空发表于：1052 天前）

3432

11

2
【分享】非官方板移植E203在hello world调试中的常见问题及解决方案分享1。

quot false 0cm 5.4pt 正确 mso-pagination

队伍编号： CICC3191 ，队伍名称：第N队。笔者用一块搭载了XC7A35T芯片的杂牌FPGA开发板，移植了E203并成功进行了调试，期间遇到了各种问题，在此与大家分享一下。调试工具为USB-JT...

来自：全国大学生集成电路创新创业大赛版块（逆风飞翔发表于：1052 天前）

1962

0

0
【分享】 GPIO输入输出调用方法的理解与分享

defaultVML false behavior url 等线 GPIO

队伍编号： CICC3191 ，队伍名称：第N队。简单GPIO调用分享Nuclei Studio中为GPIO的调用定义了七个函数。与GPIO输入输出的直接有关的是： GPIO_TypeDef...

来自：全国大学生集成电路创新创业大赛版块（逆风飞翔发表于：1052 天前）

1875

0

1
【分享】生成RISC-V的FPGA工程

verilog quot false fpga-rocket-chip Calibri cd

CICC3922 抛砖引玉1.可参看 https://github.com/cnrv/fpga-rocket-chip$ git clone --recursive https://github.co...

来自：全国大学生集成电路创新创业大赛版块（发表于：1050 天前）

1900

0

0
【分享】数据全复用高性能池化层设计思路分享

数据 defaultVML false url 等线 0cm

团队：站着撸代码大家好，本团队此次分享的内容为可实现数据全复用高性能池化层设计思路，核心部分主要由以下3个部分组成；1.SRAM读取模块；——池化使用的存储为SRAM 基于SRAM读与...

来自：中国研究生创芯大赛版块（发表于：1039 天前）

1963

0

2
【分享】【分享】MCU２００T上SD卡读写流程队伍名称：Cambrain_20

数据 false 等线 0cm SD minor-latin

队伍名称：对对队分享内容：SD卡读步骤：SD卡初始化完成后，SD 卡初始化过程中的 SPI 时钟需要使用低速时钟（最好小于 400Khz）。所以要对系统时钟进行分频。SD 卡读取模块： SD 卡读取的...

来自：中国研究生创芯大赛版块（Ada发表于：1038 天前）

1997

1

0
【分享】基于蜂鸟E203处理器的DMA模块设计

quot false 等线 0cm minor-latin 5.4pt

一、团队介绍我们的队伍名称是我要吃火锅，报名编号为CICC2882。二、设计思路 DMA模块主要是完成数据的搬运工作，其中它与总线有两个接口，一个是与CPU进行通信，一个是与内存进行通信...

来自：全国大学生集成电路创新创业大赛版块（ｃｌｅｖｅｒ发表于：1025 天前）

4514

1

16
【分享】 DDR200T LCD显示模块

数据寄存器 quot false 0cm 输入

一、团队介绍我们的团队名称是：我要吃火锅，队伍编号为：CICC2882二、模块概述 LCD显示模块包括硬件和软件两个部分，软件部分主要是对LCD进行初始化配置，控制显示方向以及将最后的分类结构以...

来自：全国大学生集成电路创新创业大赛版块（ｃｌｅｖｅｒ发表于：1025 天前）

2179

1

4
【分享】 DDR200T中DDR的使用与时序介绍

数据 quot false 0cm 地址 5.4pt

一、团队介绍我们的队伍名称为：我要吃火锅队伍编号为：CICC2882二、DDR使用在我们的项目中，我们使用的是芯来科技的DDR200T开发板，我们通过调用板上的DDR3 IP核完成如下表的配置，...

来自：全国大学生集成电路创新创业大赛版块（ｃｌｅｖｅｒ发表于：1025 天前）

2507

0

2
【分享】震惊！SD卡模块还能这样写

数据文件 quot false 0cm SD

一、团队介绍我们的队伍名称为：我要吃火锅队伍编号为：CICC2882这是我们团队分享的第五篇文章，其他四篇文章链接如下：DDR200T LCD显示模块_全国大学生集成电路创新创业大赛_RISC-V论坛...

来自：全国大学生集成电路创新创业大赛版块（ｃｌｅｖｅｒ发表于：1025 天前）

2202

0

3
【分享】利用定点数在FPGA中进行实数运算

false 等线 0cm 精度运算点数

1 队伍介绍参赛队名：0 ERROR 队伍编号：CICC1957 本篇主要介绍定点数表示实数的方法以及定点数在硬件上的运算验证 2 为什么选定点数32位单精度浮点数： 3...

来自：全国大学生集成电路创新创业大赛版块（陈洪玮发表于：1025 天前）

3309

0

0
【分享】 VDMA IP核简介

AXI false 等线 0cm 5.4pt 通道

一、团队介绍大家好，我们是293小分队，报名编号为CICC1363。本次我们将分享VDMA IP核的基础知识。水平有限，如果有错误希望大家多多批评指正。二、VDMA端口信号S_AXI_LITE：PS...

来自：全国大学生集成电路创新创业大赛版块（发表于：1022 天前）

2310

0

0
【求助】修改Debug module的总线地址区间后，JTAG不能工作

修改 quot false 0cm 地址区间

在E203的文档里，debug module的总线地址区间为：我们在E203的基础上，修改了总线地址，重新给每个模块分配了地址区间。debug module的地址区间被修改成了：32’h3000_0...

来自：开源蜂鸟E203版块（hxing发表于：1019 天前）

1797

1

1
【分享】卷积运算分析

quot false 0cm 5.4pt 运算 New

抛砖引玉+CICC3922 卷积运算的基础运算是乘加运算（MAC，Multiplication and Accumulation），本文设计了基本运算单元PE模块来实现MAC运算。对于卷积...

来自：全国大学生集成电路创新创业大赛版块（发表于：1016 天前）

2108

0

0
【分享】 RSA加速实现思路

算法 false 等线 0cm 加密 RSA

队伍名称：东莞庄路三缺二队伍编号：CICC1399。大家好，本篇是我们队伍的第三篇分享，主要介绍加速RSA算法加速的思路。水平有限，如有错误，欢迎大家批评指正。1 关于RSA算法RSA为非对称加密...

来自：全国大学生集成电路创新创业大赛版块（发表于：1010 天前）

2622

0

1
【分享】针对AES算法的安全防护设计

quot defaultVML false behavior url AES

大家好，我们是华芯极客队，报名编号是CICC3877，本次给大家介绍的是针对AES算法的安全防护设计。软件中随机延迟的使用通常被认为是对抗侧信道攻击的一般对策，但随机延迟不能阻止攻击，只能让攻击变...

来自：全国大学生集成电路创新创业大赛版块（月影，花香，风满楼发表于：1009 天前）

1733

0

1
【分享】队伍名称：Micro_423 队伍编号：CICC1195。第四篇分享，主要介绍一下动态目标检测算法。

算法 quot 目标 false 0cm Calibri

RISC-V 算法原理及串口通信一、队伍介绍队伍名称：Micro_423 队伍编号：CICC1195。大家好，本篇是我们队伍的第四篇分享，主要介绍一下动态目标检测的算法。二、 ...

来自：全国大学生集成电路创新创业大赛版块（happy orz发表于：1009 天前）

1590

0

0
【通知】第六届集创赛“芯来RISC-V杯”开发板申请

Nuclei 开发 quot false 等线 0cm

第六届集创赛“芯来RISC-V杯”开发板申请参赛所选用的FPGA开发平台限定于Xilinx FPGA，不得采用内含硬核处理器的FPGA芯片（包括不限于ZYNQ等），具体型号和开发板厂家不...

来自：全国大学生集成电路创新创业大赛版块（admin发表于：823 天前）

2932

2

2
【分享】 AES和SM4算法的可重构分析

算法 false 等线 0cm AES SM4

报名编号：CICC2353称团队名：不划水队所选杯赛：芯来RISC-V杯一、 AES和SM4算法特点分析基于前面几篇分享，我们对AES和SM4的算法流程有了较为清晰的认识，接下来对AES和SM...

来自：全国大学生集成电路创新创业大赛版块（ylshi发表于：337 天前）

672

0

0

热门标签

HbirdV2-SoC Hbird-SDK nuclei-sdk gcc NucleiStudio CPU 科技 IP RISC-V 内核 GD32VF103-MCU MCU200T 调试器开源芯片开发发布 CM32M433R-START RV-STAR openocd 解决方案系列安全 DDR200T 支持系统提供指令功耗 N100 更多...

RV-STAR 开发板

懂得分享的人，往往能收获更多

一键登陆

false