-
流水线反压技术 加入乒乓缓存和前向旁路缓存是如何解决时序问题的？看过源码但是不太理解，我还可以参考那方面的资料？
-
问题描述：在烧写程序时，openocd跑到100时，突然显示gdb 连接掉线，然后下载进度一直卡在这里。重启也没有解决。请问这要怎么解决呢？
-
在配置管角时，使用到MCU200T下的bank34部分引角，想要配置时钟，按照原理图上配置到SYS_CLK_P，但是不知道这个管角是哪个，求大神指教一下！（备注：自己小白一枚）
-
定时器没法做到微秒级的延时，那么软件延时可以做到微秒级么，e203的指令周期是多少呢
-
因为发的板子没有相关的摄像头、显示器接口，那么如果我们要加上去，就得从外设总线上一步步接上去吗？有大佬分享下经验吗
-
各位RISC-V朋友们，想请教一下RISC-V关于能效的影响分析，谢谢！
-
请问蜂鸟E203的代码可以做asic综合吗？ 如果需要的话需要把那些文件加进去呢？是要把rtl文件里的 core,debug,fab,general,mems,periphs,soc,subsys这些...
-
根据 Nuclei Linux SDK 发现网卡 RTL8211EG 无驱动求 网卡 RTL8211EG 无驱动
-
按照指令集手册，mtvec寄存器的mode1时，所有狭义异常都进base入口，所有狭义中断都进base+irq_num4，那么0号中断也会进狭义异常的入口。这么一来，base入口地址的软件代码，还是免...
-
求问这三个GPIO是用来干嘛的，没有寄存器例化，也没引引脚出来，如果想用怎么修改，照着其他引脚一样设置吗？
-
我在硬件xdc中把板子上的led0约束改了其他约束都没变，生成mcs文件下载到板子上，在Nucleistudio中报错在下载helloworld报错想请问一下这是什么原因啊
-
我想利用A7开发板上的PMOD接口JB JC来实现摄像头的图像采集，想问一下大家具体的实现方法，比如摄像头接口的编写，怎么挂到AXI总线协议上以及如何使用
-
协处理器例子里定义的custom_lbuf指令这里选择的是custom-4指令组，想问三个问题：1.这个指令组包含的指令在哪看还是说自己定义？为什么书上custom_1指令组func71时候就是执行R...
-
购买了MCU200T的板子，想学习第一步yinj在《RICS_V架构与嵌入式开发快速入门》这本书里提到了Demo_GPIO这个实例，下载了nuclei studio IDE，想试试这个程序，但是报错显...
-
笔者拿到mcu200t板子直接测试一下e203软核通过串口打印输出。下面说一下我遇到的几个问题，发来的包装里只有mcu_jtag调试器，无法下载硬件逻辑部分，这里笔者用的另一套开发板两个接口可以共用，...
-
逛网提供了下载链接现在链接打不开了，无法下载。还有其他的官方下载路径吗？或者其他的可以下载的方式。
-
定时器的配置
-
中国研究生创新实践系列大赛是由教育部学位与研究生教育发展中心指导、中国科协青少年科技中心主办的系列大赛。为进一步服务国家集成电路产业发展战略实施，促进集成电路领域优秀人才的培养，特开设了中国研究生创“...
-
每次新建工程时都有一系列选项，那么这些不同的选项之间有什么区别呢？如上图，这四个大项目以及下面的小项目之间有什么区别呢？这些模板之间有什么不同呢？他们之间的功能有什么差异呢？这三个库之间又有什么区别啊...
-
“芯来RISC-V”杯开发板审核结果审核结果以下队伍可以借用芯来MCU200T开发板CCIC1025CICC1345CICC1787CICC2840CCIC1399CICC1449CICC1859CI...
-
请问能用modelsim调试e203吗？需要做哪些工作？
-
在移植Lua解析器的过程中遇到初始化过程成触发异常中断（system_default_exception_handler），Debug怀疑是在setjmp函数的调用过程中出发的，因此找...
-
蜂鸟E203怎样外部的摄像头进行数据传输
-
打开仿真顶层文件tb_top.v，存放在ITCM模块里面的指令是通过readmemh函数读入.verilog文件实现的：下面通过对NucleiStudio IDE进行设置，实现将c project编译...
-
一、存储器读写字节数NICE接口在存储器请求通道多了一个nice_icb_cmd_size信号，取消了原来的eai_icb_cmd_wmask。从e203_lsu_ctrl.v中的相关代码可以得知，c...
-
第一步 选择RTL文件创建Vivado工程后，将e203_hbirdv2-masterrtle203下的所有Verilog文件加入工程；此外还有fpgamcu200tsrc目录下的system.v文件...
-
刚开始接触学习e203，仿真的第一步就遇上问题。按照手册在linux环境下跑仿真遇到如图错误：有人说是e203版本问题，遂下载了更早的版本：https://github.com/SI-RISC-V/e...
-
在配置完时钟和串口后，启动rvstar_examples项目，里面包括有Coremark（综合测试）、Dhrystone（测试整数计算能力）、Whetstone（测试浮点数计算能力）等测试Demo和F...
-
环境参数：Windows 10 JLink：V10 /6.84bSES:5.40a最小系统：RTThread_DevBoard硬件连接焊接好RTThread版本GD32VF103VBT6最小系统板，参...
-
-
如下图是胡振波先生的书《RISC-V架构与嵌入式开发快速入门》第344页附录D存储器模型背景介绍中D.3节的内容。请问“无须屏障其之后的操作”和“无须屏障其之前的操作”是什么意思？“无须屏障其之后的操...
-
我已经完成了蜂鸟e203的fpga移植和Windows下SDK的配置，目前已经在开发应用程序了。所用开发板为正点原子的达芬奇开发板，芯片为xilinx的A7-35T，相关技术交流可进群咨询
-
“芯来杯RISC-V杯”线上宣讲
-
想入门RISC-V嵌入式不知如何下手?已经买了RV-STAR板子却仍然毫无头绪？RISC-V嵌入式课程早春营，here we come！老板说上一个开课通知早春营|《RISC-V处理器嵌入式开发》开课...
-
01培训主题RISC-V处理器嵌入式开发02时间地点时间：3月1日起，每周周一、周四的13：30-14：30地点：网络授课面向人群：对RISC-V以及软件开发和CPU设计感兴趣的工程师、开发者、爱好者...
-
随着芯来科技RISC-V处理器产品线的稳步推进，芯来科技软件平台配合硬件更新稳步迭代升级，发布2021.02版本，自此，广大用户们可以采用新版的Nuclei Studio 在Windows上免驱调试啦...
-
集创赛讨论区开放啦~~~~欢迎报名参加全国大学生集成电路创新创业大赛“芯来RISC-V”杯的同学们来此讨论交流，做相关经验分享
-
“芯来杯RISC-V杯”开发板申请参赛所选用的FPGA开发平台限定于Xilinx FPGA，不得采用内含硬核处理器的FPGA芯片（包括不限于ZYNQ等），具体型号和开发板厂家不限；芯来科技将为参赛队提...
-
2021年第五届全国大学生集成电路创新创业大赛（下称集创赛）正式开启报名通道！大赛由工信部人才交流中心主办，示范性微电子学院产学融合发展联盟，IEEE中国代表处，北京电子学会协办，北京智芯国信运营。集...
-
14:00-14:30主讲人：彭剑英博士，芯来科技执行总裁内容摘要：RISC-V处理器产品Roadmap；RISC-V处理器产品特性；RISC-V处理器产品的SoC应用；RISC-V相关的软硬件平台支...
![[精华]](/public/images/jht.gif "[精华]")
