-
工程里增加了第三方的Lib库，在NucleiStudio ide如何设置才能把这个库编译进去呢？
-
今天试着将蜂鸟E203移植到目标开发板上面，将mcu_JTAG进行约束之后，打开Nuclei Studio下载程序出现了auto_probe failed问题，目前不知道如何解决这个问题。报错如下：更...
-
这是原生蜂鸟跑上板跑whetstone的输出结果。这是进行浮点扩展后的蜂鸟上板跑whetstone的结果发现有些中间输出不太一样，怀疑是计算错误导致的。看了代码没看懂这些输出是代表什么的，但是明显看到...
-
我使用大于16M的flash的时候地址模式是4字节的，但是蜂鸟默认是3字节的，这样的话我需要修改哪些配置还是只能用16M以内的flash？
-
如题；在Nuclei Stadio中的SDK中，对gatt.h中的内容一知半解。所以请教各位谁能提供一份蓝牙连接的demo帮助理解吗？
-
我将E203移植到ZYNQ ZU15EG上后，可以运行，但在向其加载程序时，始终报错，报错信息如下，之前程序烧录成功过两三回，但后来却无法重复了，抓取jtag波形，也有显示，不知道问题出在哪里，软件是...
-
我将E203移植到ZYNQ ZU15EG上后，可以运行，但在向其加载程序时，始终报错，报错信息如下，之前程序烧录成功过两三回，但后来却无法重复了，抓取jtag波形，也有显示，不知道问题出在哪里， 使用...
-
我用A7 FPGA给e203例化了xadc模块挂在外设总线上，分配了基地址，并扩展中断信号到PLIC，但是软件的API接口函数该如何设计？最终实现adc模块的软件控制。
-
TinyML的推理框架支持是嵌入式AI中不可或缺的一部分，为了降低在Nuclei RISC-V处理器上的使用门槛，芯来科技推出了两大嵌入式AI推理框架的支持，分别是TFLite-Micro和TinyM...
-
JTAG仿真说明步骤一进入vsim文件夹内部，并在vsim内打开terminal。输入如下命令： make run_test JTAGVPI1 JTAGPORT6666 此命令用于设定JTAG与ope...
-
CICC2033——RISC-V机床佬陈挺然程科勋李昌昱 将subsys_mem.v 文件内AXI总线信号引出后，将项目完成综合与implement，此时可以创建新的IP此时要注意的是，e203引出的...
-
将subsys_mem.v 文件内AXI总线信号引出后，将项目完成综合与implement，此时可以创建新的IP此时要注意的是，e203引出的AXI总线信号应该和mem.v的子模块icb2axi.v内...
-
报名编号：CICC2353称团队名：不划水队所选杯赛：芯来RISC-V杯在AES与SM4加密算法中，密钥的安全生成非常重要，如果对数据每次加密都使用相同的密钥，再长的密钥都会有被暴力破解的时候，因此密...
-
一、队伍介绍报名编号：CICC2623团队名称：吾开天工 二、BTB分支历史缓冲器设计分支预测器除了需要对分支指令的方向进行预测之外，还需要对目标地址也进行预测，由于容量限制不可能对任意的PC均分配一...
-
添加了指令集扩展后，尝试链接板子进行验证后在nuclei studio中出现报错，请问如何解决？开发板MCU200t编译器版本202212
-
debug时报错 run时报错
-
报名编号：CICC1869团队名称：大耳狐 多驱动报错：multiply driven 因为提示的这个信号在多个always块里面赋值了； 解决方法就是将一个信号只放在一个always块里面赋值。
-
Error in services launch sequenceStarting J-Link GDB Server timed out.
-
d:/software/nucleistudio/toolchain/gcc/bin/../lib/gcc/riscv-nuclei-elf/10.2.0/../../../../riscv-nucl...
-
d:/software/nucleistudio/toolchain/gcc/bin/../lib/gcc/riscv-nuclei-elf/10.2.0/../../../../riscv-nucl...
-
团队编号：CICC1181团队名称：芯火 在对E203进行浮点算子扩展时，可以通过引入开源浮点单元来简化这一过程。但需注意的是，这些浮点单元往往只有运算指令相关的实现，控制相关的浮点指令如FLW和FS...
-
一、团队介绍报名编号：CICC1327团队名称：301小队 二、浮点异常fcsr寄存器包含浮点异常标志位域 Cfflags ），不同的异常标志位所表示的异常如下图所示。如果浮点运算单元在运算中出现了相...
-
我们组想传输音频信号，但是E203好像没有IIS接口，如果要自己实现的话，大家有什么好的方法吗？
-
如题
-
小白在烧录完成后调出端口，没有显示信息，在论坛里找到一篇相似的帖子，可能是触发的电平应是低电平，因为是hummingbird kit的板子。但是在nucleistudio中system_hbird.c...
-
书上提到nice_icb_cmd_size信号是控制读写数据量，在示例代码中默认是2’b10，也就是四字节，如果我把它改成2’b01，是不是每次会读二字节，那这样的话在32位宽的数据传输时会高位补齐吗...
-
！！！
-
如图，在运行示例代码的时候，nice_req_valid信号一直是0，而且nice_req_rs1和nice_req_rs2信号的值一直是0，但是却可以正常输出结果，请问是什么原因
-
在vivado中对示例代码进行仿真，可是协处理器的例如nice_req_valid等信号一直是0，请问是什么原因？
-
移植到FPGA上，只有一个JTAG接口。再进行MCU调试的话，是采用其他扩展引脚定位为MCU的JTAG调试？还是使用FPGA的uart串口接口了？
-
请问是否有小伙伴做过指令扩展的相关内容？我们的团队想在E203目前的指令上再添加一条运算指令，但不想采用使用NICE接口做协处理的方式，而是希望通过增加出来的指令添加相应的流水线结构（比如修改译码模块...
-
请问蜂鸟系列有没有相关控制永磁同步电机的驱动板，这样从而烧录至驱动板中，控制永磁同步电机
-
不知道蜂鸟有没有SPEC文档，看看它的各个区域供电电压是多少，以及了解它的细节，以便继续开发。
-
硬件平台：RV STAR开发板软件平台：NucleiStudio 最近需要实现GD32VF103的IAP，写了一个简易的bootloader，验证程序跳转功能，目前不知道在哪里设置跳转地？
-
原来仿真使用的是vivado simulator,最近将vivado的仿真器改成modelsim，发现仿真的时候modelsim的transcript没法打印出e203实时运行的信息。请问要在mode...
-
有大佬可以解答一下吗？在挂载DMA的时候，ＤＭＡ的slave端可以挂在ｅ＿203外设的预留端口里面，按理来说DMA的ｍａｓｔｅｒ端口应该挂在的系统存储总线的slave端口，但是我发现系统存储总线的sl...
-
目前想开发一款简单的控制器，蜂鸟的一些外设不需要了，例如GPIOB、GPIOA的部分接口，flash大小尽量减小。我该怎么做？裁剪这些外设需要更新中断向量表吗？又或者需要对内核相应的部分删除吗？存储m...
-
“芯来RISC-V”杯开发板申请审核结果审核结果补充说明1. 其他参赛队伍后续如需申请开发板，可发送申请并将当前进展发送至邮箱canhunucleisys.com，以供评估。借用方式1. 访问芯来科技...
-
在 debug 模式的时候想要查看自己添加的浮点寄存器的值，似乎只能查看整数寄存器和原有的 csr ？编译的时候已经添加了 ARCH 和 ABI 的 f 选项。
-
大家好， 目前团队完成了一个简单RISC-V架构rv32im内核，布置在了小脚丫板子的MAX10上边。当下能够找到的RISC-V架构完成Micropython都是依赖配套的操作系统，例如...
